From: 8064986673

To: 00215712738300

Page: 8/35

Date: 2005/9/5 下午 02:13:50 **Cite No.** 2

中華民國專利公報 [19] [12]

[11]公告編號: 518488

[44]中華民國 92年 (2003) 01月 21日

發明

全6頁

[51] Int.Cl 07: G06F17/50

541名 稱:積髓電路之佈局及設計方法

[21]申請案號: 090116396

[22]申請日期:中華民國 90年 (2001) 07月02日

[30]優先 權: [31]09/608,542

[32]2000/06/30 [33]美國

[72]發明人:

萬德 法關證斯凱

德國

[71]申請人:

北美億恆科技公司

美國

[74]代理人: 陳長文 先生

1

[57]申請專利範圍:

1.一種具有寄生元件之積體電路之設計 及佈局之方法,該方法包括下列步 驟:

初步設計該積體電路各部份:

藉由電腦模擬評估該設計;

一旦該初步設計與模擬步驟完成, 即進行擴取寄生元件資訊,並將該 擴取資訊儲存於一該積體電路所有 部份共用的資料庫中;

持續逆向註釋儲存於該資料庫中的 資訊,以利該設計、模擬及後續步 題;

成功模擬區塊設計前後,使用該積 體電路各部份的寄生擷取資訊製作 佈局;以及 使用該寄生撤取資訊製作及模擬該 一積體電路的全晶片佈局。

2.一種超大型積體電路(VLSI)之設計及 佈局之方法,該超大型積體電路具 有複數個區塊並具有多個寄生元 件,該方法包括下列步驟:

> 採用分頭並行的方式初步設計每一 區塊:

初步模擬每一區塊設計;

10. 同時進行擴取於每一區塊中所辨識 之寄生元件的資訊,並將以此方式 所獲得的資訊儲存於一所有區塊所 共用的資料庫中;

以持續進行的方式對每一該區塊逆 向註釋該寄生擷取資訊,以利於該

-2125 -

From: 8064986673 To: 00215712738300 Page: 9/35 Date: 2005/9/5 下午 02:13:51

(2)

3

初步設計、模擬及後續步驟; 成功模擬區塊設計後,使用該寄生 擷取資訊製作每一區塊設計的佈 局:

使用該寄生擷取資訊製作一全晶片 佈局:以及

使用該等寄生元件的逆向註釋來模 擬該全晶片佈局,以實現最佳化晶 片設計。

- 3.如申請專利範圍第2項之方法,其中 該寄生攝取資訊亦源自該全晶片佈 局,並且儲存於該資料庫中之逆向 註釋與所有攝取資訊被應用於該全 晶片佈局步驟。
- 4.一種如申請專利範圍第2項之方法所 製成的改良型超大型積體電路。
- 5.一種超大型積體電路(VLSI)之設計及 佈局之方法,該超大型積體電路包 括一具有寬度小於 0.2 微米且具有顯 著影響信號時序之多個寄生元件的 動態隨機存取記憶體(DRAM),該方 法包括下列步驟:

初步設計該超大型積體電路各部份:

藉由電腦模擬評估該設計;

進行擷取該等寄生元件以作為初步 設計與模擬步驟的一部份,並將該 擷取資訊儲存於一該超大型積體電 路所有部份共用的資料庫中;

持續逆向註釋儲存於該資料庫中的 資訊,以最佳化該初步設計、模擬 及後續步驟,使該等寄生元件的影 響降至最低限度;

成功模擬之後,使用該超大型積體 電路各部份的寄生擷取資訊製作佈 局;以及

使用該寄生擷取資訊製作並模擬該 超大型積體電路的全晶片佈局,俾 使該超大型積體電路運作達到最佳 程度。 6.一種動態隨機存取記憶體(DRAM)之 設計及佈局的方法,該動態隨機存 取記憶體具有複數個區塊且具有額 著影響信號時序的多個寄生元件,

5. 該方法包括下列步驟:

採用分頭並行的方式初步設計每一 區塊;

初步模擬每一區塊設計;

進行擴取於每一區塊中所辨識之寄 10. 生元件的資訊,並將以此方式所獲 得的資訊儲存於一所有區塊所共用 的資料庫中:

以持續進行的方式對每一該區塊逆 向註釋該寄生擷取資訊,以最佳化 該初步設計、模擬及後續步驟,使 該等寄生元件的影響降至最低限 度;

成功模擬區塊設計後,使用該一寄 生擷取資訊製作每一區塊設計的佈 目

20. 局: 使用該寄生擷取資訊製作一全晶片 佈局;以及

> 使用該等寄生元件的逆向註釋來模 擬該全晶片佈局,以實現最佳化晶 片設計。

- 7.如申請專利範圍第6項之方法,其中 該寄生擷取資訊亦源自含晶片佈 局,並且儲存於該資料庫中之逆向 註釋與所有擷取資訊被應用於該全 晶片佈局步驟。
- 8.如申請專利範圍第6項之方法,其中 該動態隨機存取記憶體的寬度小於 0.2 微米,且信號延遲主要源於導線 延遲而非閘極延遲。
- 35. 9.一種如申請專利範圍第6項之方法所 製成的改良型動態隨機存取記憶 體。
 - 10.一種超大型積體電路(VLSI)之設計 及佈局之方法,該超大型積體電路 包括多個高密度動態隨機存取記憶

40.

25.

30.

From: 8064986673 To: 00215712738300 Page: 10/35 Date: 2005/9/5 下午 02:13:51

(3)

15.

5

體,每個動態隨機存取記憶體均具 有複數個區塊且具有主要源於導線 延遲而非閘極延遲的信號延遲,該 方法包括下列步驟:

採用分頭並行的方式初步設計每一 區塊;

初步模擬每一區塊設計:

持續逐一區塊擷取寄生元件資訊, 並將該擷取資訊儲存於一所有區塊 所共用的資料庫中;

以持續進行的方式對每一該區塊逆 向註釋該寄生攝取資訊,以利於該 初步設計、模擬及後續步驟;

如果發現缺點,則在一區塊中重複 該初步設計與模擬步驟;

成功模擬區塊設計後,使用該寄生 擷取資訊製作每一區塊設計的佈 局;

使用該寄生擷取資訊製作一全晶片 佈局;以及

使用該等寄生元件的逆向註釋來模 擬該全晶片佈局,使該等寄生元件 對該超大型積體電路運作的影響降 v

至最低限度。

圖式簡單說明:

圖1係一示意圖,顯示一先前技 藝之方法,以設計,佈局,與電腦模 擬一超大型積體電路(VLSI),其具有 複數個區塊:

圖2A 係一示意圖,顯示圖1中放 大之電路,說明佈局中之寄生電阻與 爾容;

 圖28係一示意圖,說明寄生電容
之相對尺寸,其自圖2A電路中之一層 交連至鄰近層;

圖 3A 係一示意圖,顯示圖 2A 電路, 說明該電路一層中導線佈局之改變:

圖3B係一示意圖,說明寄生電容之相對尺寸,其自圖3A電路中之一層交連至鄰近層,此寄生電容較圖2B之寄生電容大;以及

20. 圖4係一示意圖,顯示一方法, 根據本發明,提供設計,佈局,與電 腦模擬一超大型積體電路,其具有複 數個區塊。 From: 8064986673 To: 00215712738300 Page: 11/35 Date: 2005/9/5 下午 02:13:51

(4)




圖 1

From: 8064986673

To: 00215712738300

Page: 12/35

Date: 2005/9/5 下午 02:13:52

(5)




圖 2A




圖 2B





圖 3A



-2129 -

From: 8064986673 To: 00215712738300 Page: 13/35 Date: 2005/9/5 下午 02:13:52

(6)




圖 4